導語：如何才能寫好一篇接口設計論文，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務員之家整理的十篇范文，供你借鑒。

篇1

1．1接口描述當傳感器網絡的Zigbee網關節點不斷地將網絡節點中監測到的溫度、煙霧等信息發送給上位機時，上位機的通信模塊必須及時響應接收數據。數據監測上位機通信接口采用VB6．0中MSComm控件，利用串行端口傳輸和接收數據，為應用程序提供串行通信功能，具體包括2種處理通訊方式，一種是事件驅動通訊，利用OnComm捕獲并處理通訊時間；另一種是通過檢查CommEvent的值，來查詢事件和錯誤［5］。設計中采用第1種方式，在用戶界面設置好相應的控制參數，如波特率為38400bps、無校驗位、8數據位、1位停止位等。當傳感器網絡節點監測的的溫度、煙霧等信息發送給上位機時，將觸發監測程序中MSComm控件的OnComm事件，進而改變ComEvent的值，程序根據ComEvent的值執行相應的操作，如解析數據、發送數據、錯誤分析等，然后更新內存節點樹中當前節點的實時數據、采集信息（如溫度、煙霧等）存入數據庫。

1．2實現方法MSComm控件可以設置以二進制或者以文本方式接收，若設置為二進制接受，控件會自動將其轉變成十進制。在該系統中，數據幀的數據是十六進制的，設置以二進制方式進行接收，從接收緩存中獲取到的是十進制的數據。

2數據結構與數據解析

2．1內存中節點多叉樹的建立圖2節點數據結構圖通信監測模塊接收數據后，為了便于以圖形方式實時顯示網絡拓撲和節點監測信息，以及提高查詢數據的運行速度，需要在內存中構建一個動態多叉樹，用于存儲節點最新的數據信息。節點數據結構圖如圖2所示。在內存中建立一個關于節點的動態多叉樹，節點的唯一標識是它的自身ID，根據數據幀中包含的父子關系可構建出一棵多叉樹。首先定義一個名為treeNode的類，它的每一個實例都代表著一個節點，里面包含節點的屬性（例如ID、溫度、煙霧等）和方法（例如獲取類中節點數據的getData方法）。為了將節點間的父子關系表現出來，可在類treeNode中定義一個類型為treeNode的動態數組NodeChild（），用于存放子節點。如某節點ID為0000，子節點ID為0001，將子節點0001存放在節點0000的NodeChild（）數組中，即可完成節點間的連接。當需要找某個節點時，從根節點開始查找，若根節點的孩子沒有要找的節點，則查找根節點的孩子的孩子，直到遍歷完所有節點。當某數據幀發送到上位機時，解析出來的原始數據分別放在相應的變量，假設原始的溫度數據是3F4A，數據結構中溫度變量名為Temperature，類型為String，則直接將3F4A轉換為String類型存在Temperature中。按上述方法構建的動態多叉樹能夠適應網絡拓撲動態變化的應用場景，相比于定長的數組，其更為節省內存，不足之處是查詢算法較復雜。

2．2數據解析通信監測模塊接收到Zigbee網關節點發送來的一組數據（數據幀）后，需要對收到的數據進行協議解析，然后根據解析數據建立當前動態多叉樹。由于通信中難以避免數據幀出錯、截斷、丟失等情況，故數據解析部分根據數據幀的格式制定了一套協議，丟棄異常數據幀。數據幀的部分格式如下：FFXXXXXXXXFF01XXXX02XXXX2FF之間，開頭2個字節為節點ID，緊跟的2個字節節點的父ID01代表溫度類型，后面2個字節是溫度數值02代表煙霧類型，后面2個字節是煙霧值，依次類推…。2個FF后的字節都是數據，其格式如下：數據類型（01，溫度類型）＋2個字節的數據（XXXX）。具體操作流程如圖3所示。首先檢驗從串口進來的數據幀開頭一個字節是否FF，若是，則開始解析。直到下一個FF，則節點ID部分解析結束，后面都是數據。繼續讀取下一個字節，若為01，則將后面緊跟的兩個字節存進相應的溫度變量，讀取下一個字符；若該字節所表示的數據類型未定義則跳過該字節及后面緊跟的兩個字節，繼續讀取下一個字符。該過程一直執行直到解析完整個數據幀。由于數據幀是不定長的，而且沒有結束字符，所以每收到一個數據幀程序便立即從緩存中讀取并解析，以避免多個幀合并為一個數據幀導致解析錯誤。當出現多個數據幀并合情況時，則丟棄后繼的幀。在幀解析完畢后，可以對解析出來的監測數據信息進行處理，將數據信息一份存進內存中節點多叉樹，一份存進數據庫，實現實時更新數據和記錄當前信息。以下是有關串口通信事件響應及數據解析的部分代碼：

3數據庫的構建與連接

3．1數據庫關系數據庫關系圖如圖4所示。由于每個節點都有大量歷史數據，所以每一個節點都創建一個表；USERS表用于保存監測系統的用戶信息；NodeTran用于保存數據幀轉發路徑；Nodelist用于保存節點列表；Limit用于保存監測系統的閾值管理設置值；Node＿XXXX為節點XXXX的歷史數據表。除了用戶表，所有數據都采用varchar類型。

3．2存儲過程的創建為了提高通信監測模塊與數據庫之間通信的效率，將一些常用且較為復雜的SQL語句存放在數據庫中，使用時只需要調用存儲過程，輸入必要的參數即可完成相應的SQL語句操作，這樣可以大大減少程序與數據庫之間的通信量。

3．3使用ADO將VB6．0與SQL2005連接ADO是為Microsoft最新和最強大的數據訪問范例OLEDB而設計的，擁有一個易于使用的應用程序層接口。通過使用ADO2．0對象模型中的Recordset和Connection對象實現兩者連接和數據的存取。Connection對象包含關于某個數據提供程序的信息，如數據庫用戶、密碼、數據庫名等；Recordset對象包含某個查詢返回的記錄，可以創建一個Connection對象，在同一個連接上打開多個Recordset對象［8］。操作流程圖如圖5所示。

4結語

篇2

便攜式手持設備串行通信系統由3個部分組成：異步接收單元、異步發送單元和雙口RAM單元。接收數據時，外部串行數據經過電平轉換后被異步接收單元接收并轉換成并行數據，通過接收單元進入雙口RAM并進行緩存，最后送入DSP處理；數據發送時，數據從雙口RAM取出數據后，在異步發送單元的作用下將數據轉化為串行數據，再經過電平轉換后發出。本文將用FPGA設計以上3個模塊，通過接口設計，可將FPGA與DSP連接。系統結構框圖如圖1所示。

2單元設計

2.1異步接收單元的設計異步接收單元實現數據的有序接收，控制UART接口和雙口RAM以及向DSP提出數據接收中斷。異步接收單元由8倍倍頻器、8bit寄存器、串并轉換器、并口輸入構成。8倍倍頻器用來產生8倍串口傳輸時鐘脈沖；8bit寄存器用來存儲采樣后的串行數據；串并轉換器用來控制串行數據向并行數據轉換的時序和組合邏輯，是異步接收單元的核心組成部件；并口輸入用來向DSP傳輸并行數據。異步接收單元各模塊信號連接如圖2所示。異步接收單元的工作流程如下：根據DSP控制指令查看串口的傳輸速率并選擇速率后，經倍頻器產生一個8倍傳輸速率的接收串行數據采樣時鐘脈沖，由采樣脈沖采樣串行數據后存至寄存器中。查看寄存器中的數據，若一直為高電平則表明串口無數據輸入；若8bit數據中由4個“1”和4個“0”組成，則表明接收到開始位，等采樣下一個8bit數據時開始保存串行數據。通過時序控制邏輯將接收到的有效串行數據轉換為并行數據后存入雙口RAM中；向DSP輸出中斷請求；待收到DSP的中斷響應后，讀出雙口RAM數據；將數據輸入DSP中，中斷請求信號和復位信號置0，數據接收完成。在本系統中，一組串行數據由1bit開始位、8bit數據位、1bit校驗位和1bit結束位組成。開始位為“0”；結束位為“1”。在這里值得注意的是，接收串行數據時，我們需要判斷接收的串行數據是否有效，由于數據傳輸在異步工作方式，可以通過判斷它的開始位來記錄串行數據。將傳輸時鐘脈沖8倍頻后，作為接收采樣時鐘脈沖，進行連續采樣，待采樣到一組數據由4個“1”和4個“0”組成時，則表明接收到串行數據的開始位，從此以后的數據便為有效串行數據，將每次采樣8bit數據的最后一位存入雙口RAM中。在這里我們記錄寄存器的最后一位值，作為它每次采樣的有效值，這樣做的目的是為了保證它每次采樣到的數據為每位串行數據的中間值，從而防止采樣到數據邊沿值而帶來的錯誤信息。

2.2異步發送單元的設計相對于異步接收單元來說，異步發送單元的設計比較簡單。異步發送單元連接DSP和雙口RAM，來自DSP的并行數據在其控制作用下，有序地以串行方式發送到主控設備。異步發送單元由波特率產生器、波特率選擇器、并串轉換器、串口輸出器組成。波特率產生器用來產生串口傳輸的時鐘脈沖；波特率選擇器用來選擇系統所需的串口傳輸速率；并串轉換器用來控制并行數據向串行數據轉換的時序和組合邏輯，是異步發送單元的核心；串口輸出器用來發送串行數據。異步發送單元各模塊信號連接如圖3所示。異步發送單元的工作流程如下：由波特率產生器輸出9.6Kbps、19.2Kbps、57.6Kbps時鐘脈沖。根據DSP控制指令查看串口的傳輸速率并選擇速率。當并串轉換器從雙口RAM接收到“數據使能”（dataen）和“數據發送”（datasend）信號時，表示DSP有串行數據輸出；立即使能并串轉換器，計數并讀出要傳輸的串行數據，待計數器溢出時，將數據保存至緩存中，最后使能串口輸出器按位輸出，待串行數據傳輸完成后復位標志位“shfen”，下一組串行數據將從開始位計數。校驗位是將傳輸的串行數據按位“異或”操作后輸出的。其主要VHDL編程案例如下所示。

2.3雙口RAM的設計雙口RAM（A端口和B端口）在串行通信中起到了數據緩存和信息交互的作用，本設計中雙口RAM通過XilinxIP核產生，緩沖深度設計為256，即地址總線位數為8，數據從A口寫入，從B口讀出。將雙口RAM劃分為兩個空間，一個為數據接收空間，一個為數據發送空間。接收數據時，存入接收空間的數據達到一個字節，接收單元向DSP發出中斷請求，中斷響應后數據從B口讀入DSP；發送數據時，DSP向發送空間的A口中寫數據，并向并串轉換單元發出數據發送信號，數據從發送空間的B口讀入并串轉換單元，再經過UART口串行發送到主控設備。

3總結

篇3

關鍵詞：SCIIP核設計狀態機數據流

引言

目前，基于傳統IC芯片的微電子應用系統設計技術正在轉向基于知識產權（IP，IntellectualProperty）核的片上系統（SoC，SystemonChip）技術發展。另外，IC設計在國內的發展很快，各種規模的IC設計中心和公司不斷出現。因此，IP核的設計已開始逐漸成為國內微電子系統設計的一項支撐技術。從應用功能角度劃分IP核有兩大類：微處理器IP核（如8位8051核、32位ARM核等）和各種接口IP核（如LCD控制器、各種串行總線接口IP核等）。本文以異步串行通信接口（SCI，SerialCommunicationInterface）接口IP核結構設計為例，說明SCI、UART、SPI、USB等接口IP核的設計方法。

SCI的通信方式采用標準NRZ格式來進行外設間的異步數字通信。因其結構簡法，通常嵌入到DSP、MCU和MPU或外設控制芯片內部，作為芯片的一個接口功能模塊。SCI通常由三個功能單元構成：波特率脈沖產生單元、發送單元和接收單元。其結構如圖1所示。在SCI數據收發中，數據幀的數據格式要比地址幀的數據格式復雜得多。在不同的通信方式下，數據幀的格式是不同的。為此在發送器和接收器中各引入了與數據幀格式相對應的狀態機來實現數據流的控制。本文所介紹的就是基于這種設計思想的一種通用設計方法。

1SCI數據發送單元

數據發送單元主要功能是完成數據的并/串轉換及發送，同時產生發送標志位。其結構如圖2所示，字符發送狀態機如圖3所示。下面簡要介紹發送單元各功能模塊及其狀態轉換。

（1）TXD時鐘八分頻器

對基于波特率時鐘進行八分頻，并輸出兩個基本脈沖—TXD_CLK_WORK（用于計數、移位等）和TXD_CLK_END（用于標志位的生成和數據流輸出）。

（2）TXD狀態寄存器

通過此狀態寄存器設置通信控制寄存器2的兩個控制位—TXEMPTY和TXRDY位，以表示數據寫入SCI_TXBUF和啟動發送過程。

（3）發送字符計數器

當字符狀態機的輸出狀態為允許字符計數時，其開始對發送的字符計數。當計數器值等于編程的字符數時，輸出TX_CHAP_REACH信號作為字符狀態機激勵，使之進入非字符輸出狀態。

（4）發送空閑線計數器

當字符狀態機進入發送空閑線數據狀態時，開始工作。當計數到一定值時，輸出信號TX_IDLECOUT_REACH作為字符狀態機激勵，使之進入非空閑線數據計數狀態。

（5）發送數據流的形成

在TXBUF2SHIFT的高電平脈沖作用下，在SCI_TXBUF中待發送數據，經過選擇器選擇指定位數的數據送入SCI_TXSHIFT低位，不足的高位清“0”。與此同時，TXWAKE數據也送到WUT寄存器，在地址位模式情況下，由ADDR_IDLE控制在WUT中形成地址位；并由SCI_TXSHIFT數據位、地址位和奇偶方式位三者邏輯或形成奇偶校驗位。

（6）當前發送字符狀態機

在啟動、控制位、計數器溢出等激勵作用下，實現發送字符狀態的輸出和轉換。發送字符狀態機的激勵有：TXEMPTY（為“0”時啟動TXD發送）、ADDR_IDLE（地址/空閑線模式選擇位）、PARENA（奇偶校驗使能位）、STOPBIT（選擇1或2個停止位）、WUT（發送空閑位數據允許位）、TX_CHARCOUT_REACH（發送字符數目已夠位）、TX_IDLECOUT_REACH（發送空閑數目已夠位）。發送字符狀態機（見圖3）的狀態有：1為幀停止位（1位），3為幀第1停止位（2位），5為幀第2停止位（2位），8位幀起始位，9為待機狀態，A為幀數據位，B為空閑線模式起始位，C為幀地址位，E為幀奇偶校驗位，F為空閑線模式停止位，D為空閑線模式計數0～7。

2SCI數據接收單元

數據接收單元的功能是完成串行數據接收及接收標志位的生成。其結構如圖4所示，接收起始位檢測和接收字符狀態機如圖5、圖6所示。

接收單元各功能模塊及狀態轉換說明如下。

（1）RXD時鐘八分頻器

對波特率時鐘進行八分頻，并保持其與所接收串行數據流的字符同步。其輸出兩個時鐘脈沖：RXD_CLK_WORK，用于計數、移位等；RXD_CLK_END，為數據流各種方式的停止位前一個字節時間段內提供脈沖。

圖4SCI數字接收單元

（2）起始位檢測模塊

是一種三位四狀態機。其激勵有兩個：RXD_1_VALUE—接收的串行數據流激勵；RXD_END_CHK—一次接收完畢的脈沖激勵。其狀態有如下幾種（見圖5）：0（待機狀態）、1（空狀態）、2（空狀態）、3（發現“1”到“0”的跳變狀態）、4（輸出時鐘同步信號）、5（字符接收過程中輸出RXD_CLK_AYN和RXD_START_DRV）。

（3）字符檢測模塊

主要功能是接收數據流。其在采樣時鐘驅動下數據流通過三個寄存器，隨后在RXD_CLK_WORK脈沖作用下，三個寄存器的數據通過表決電路，把數據送到接收數據緩沖器RXD_VALUE中，為把數據送到移位寄存器RX_SHIFT做準備。

（4）當前接收字符狀態機

用來標識當前所接收的數據是哪一種字符，以及在下一個RXD_CLK_WORK字符周期將轉換到哪一種狀態，并且根據當前接收字符的狀態，驅動其它部件進行合適的操作。其激勵有：RXD_START_DRV（RXD起始位有效激勵）、RX_CHAR_REACH（RXD字符接收數目已夠）、CCR3_ADDR_IDLE（地址/空閑線模式選擇）、CCR5_PARENA（奇偶校驗使能）。其狀態（見圖6）有：0（待機狀態）、1（幀數據位）、2（幀起始位）、3（幀地址位）、4（幀奇偶校驗位）、5（空狀態）、6（幀停止位）。

（5）接收字符計數器

當接收字符狀態機處于幀數據位階段時，其開始計數；當與可編程的數據相同時，輸出RX_CHAR_REACH給接收字符狀態機。

（6）接收空閑線計數器

當處于待機狀態時，開始計數器，當計數到一定時，輸出一個脈沖，將RXSP1_RXWAKE置位為1；在下一個字符即將接收、讀取SCI_RXBUF寄存器或SCI復位的情況下，RXST1_RXWAKE被復位為0。

（7）接收數據移位寄存器（SCI_RXSHIFT）

根據接收字符狀態機的狀態接收與檢測的串行數據流，將所接收的正確數據送入SCI_RXBUF并置相應的標志，否則置出錯標志。

（8）BRKDT間斷檢測計數器

當產生RXST4_FE幀錯誤時，開始工作。當RXD_VALUE為“1”時，其被復位；當RXD_VALUE為“0”時，表示沒有數據接收，開始計數；當計到一定值時，輸出計數滿信號，此時間斷檢測標志RXST5_BRKDT被置位。

篇4

關鍵詞：VXI總線寄存器基地址修改碼

VXI（VMEbuseXtentionforInstrumentation）總線是一種完全開放的、適用于各儀器生產廠家成為高性能測試系統集成的首選總線。VXI總線器件主要分為：寄存器基器件、消息基器件和存儲器基器件。目前寄存器基器件在應用中所占比例最大（約70%），其實現方法在遵守VME協議的前提下，根據實際需要各有不同。VXI接口電路用于實現器件的地址尋址、總線仲裁、中斷仲裁和數據交換等。設計VXI接口首先需明確尋址空間和數據線寬度，VXI器件尋址有A16/A24、A16/A32和A16三種。A16/A24尋址支持16M字節空間，A16/A32尋址支持4G字節空間，A16尋址支持64字節地址空間，但不論哪種尋址方式，A16尋址能力是不可缺的。本文設計的VXI寄存器基接口電路是A16尋址的，支持D8和D16數據線傳輸，有較寬的使用范圍。其接口電路原理框圖如圖1所示。

1DTB及DTB仲裁

DTB（數據傳輸總線）及DTB仲裁是VXI接口的核心，DTB主要包括：尋址總線、數據總線和控制總線。其主要任務是：①通過地址修改碼（AM）決定尋址空間和數據傳輸方式。②通過DS0*、DS1*、LWORD*、A1控制數據總線的寬度。③通過總線仲裁決定總線優先使用權。

VXI總線器件在A16（16位地址）尋址時，有64字節的地址空間，其呈部分作為器件配置寄存器地址（已具體指定），其余可用作用戶電路端口地址。每個器件的寄存器基地址由器件本身唯一的邏輯地址來確定。地址修改線在DTB周期中允許主模塊將附加的器件工作模式信息傳遞給從模塊。地址修改碼（AM）共有64種，可分為三類：已定義修改碼、保留修改碼和用戶自定義碼。在已定義的地址修改碼中又分為三種：①短地址AM碼，使用A02～A15地址線；②標準地址AM碼，使用A02～A23地址線；③擴展地址AM碼，使用A02～A31地址線。A16短地址尋址主要是用來尋址器件I/O端口，其地址修改碼為：29H、2DH。

圖2為VXI器件尋址電路圖，其中U1為可編程邏輯器件，其表達式為：VXIENA*=AS*+！IACK*A14+！A15+！AM5+AM4+！AM3+AM1+！AM0；（！IACK*表示系統無中斷請求）。尋址過程為：當VXI主模塊發出的地址修改碼對應為29或2D、總線上地址A6～A13和邏輯地址設置開關K1的設置相同并且地址允許線AS有效時，圖2中的MYVXIENA*有效（為低），表示本器件允許被VXI系統尋址。在允許本器件尋址的基礎上（即MYVXIENA*有效），再通過MYVXIENA*、A1～A5、LWORD*、DS0*、DS1*譯碼生成64字節地址，根據VME總線協議可譯出單字節地址和雙字節地址。協議協定：當單字節讀寫時，奇地址DS0*為低、DS1*為高，偶地址DS1*為低、DS0*為高，LWORD*為高；雙字節讀寫時，DS0*和DS1*為低、LWODR*為高；四字節讀寫時，DS0*、DS1*和LWORD*都為低。

DTB數據傳輸應答主要依賴DTACK*和DS0*之間的互鎖性握手關系，而與數據線上有效數據什么時候出現無關，所以單次讀寫操作的速度完全決定應答過程。為適應不同速度用戶端口讀寫數據的可靠性，本文采用由用戶端口數據準備好線（DATREADY*）去同步DTACK*答應速度的方法來保證數據傳輸的有效性。該方法的優點是電路簡單、使用方便，缺點是占用DTB時間長，影響VXI系統性能，且最長延時時間不得超過20μs。通常情況下用戶可通過數據暫存的方法實現數據可靠傳輸，并使用戶端口數據準備好線（DATREADY*）接地。由于寄存器基器件在VXI系統中只能作為從模塊使用，所以其總線請求只有該器件發生中斷請求時才由中斷管理模塊提出。

2中斷請求及仲裁電路

VXI系統設有七級中斷，優先中斷部遲疑不決包括：①中斷請求線IRQ1*～IRQ7*；②中斷應答線IACK*；③中斷應答輸入線IACKIN*；④中斷應答輸出線IACKOUT*。從系統的角度看，在VXI系統中有一個成鏈的中斷查詢系統。當VXI系統中有中斷請求時，中怕管理器使中斷應答信號IACK*有效（置低），并送往鏈驅動器，鏈驅動器使輸出IACKOUT*有效，送至相鄰的下一個器件。如果相鄰器件沒有中斷請求，則該器件的IACKOUT*輸出仍為低，繼續向下一個相鄰器件傳送；當此器件有中斷請求時，所以其輸出IACKOUT*為高，進入中斷過程，并屏蔽后級器件的中斷應答。

圖2

為實現中斷請求和中斷仲裁，每個器件的中斷仲裁電路應完成的功能為：①產生中斷請求；②上傳狀態/識別碼；③屏蔽后級中斷應答。本文設計的中斷仲裁電路如圖3所示。其中TX1～TX3來自中斷號選擇跳線器，INNER-IRQ為器件內部用戶電路中斷請求信號，上升沿有效。中斷請求過程分如下四步：（1）在系統復位或中斷復位（來自控制寄存器）后，IRQOPEN*為“1”使比較電路輸出“1”，使中斷應答鏈暢通，且譯碼電路不工作。（2）當本器件內有中斷請求時，使IRQOPEN*為“0”，則譯碼電路根據中斷置位開關的設置輸出相應中斷請求信號IRQx*。當中斷管理器接收中斷請求信號后使IACK*有效，并送往中斷鏈驅動器使之輸出IACKOUT*有效，同時中斷管理器請求DTB總線使用權。（3）當中斷管理器獲得DTB使用權后，根據接收到的中斷請求信號，在地址允許線AS+作用下在地址線上輸出相應的A1～A3地址，使比較器輸出“0”，從而使IACKOUT*變高，屏蔽后續中斷，并清除本器件內部中斷請求。（4）中斷管理器使數據允許信號DS0*為低，讀出器件狀態/識別碼，響應中斷，同時在DS0*的上升沿清除中斷請求（使IRQOPEN*為“1”），接通中斷應答鏈，進入中斷過程。

3可編程器件實現和調試

為了克服用中小規模集成電路實現VXI接口電路存在的體積大、可靠性差和可調試性差等不足，可采用可編程器件實現接口電路。本文采用的器件是ALTERA公司的MAX系列，采用的器件可編程軟件平臺的MAX+plusII。MAX+plusII在編程上提供了多種電路描述形式，主要有圖形描述、AHDL描述和VHDL描述等。本文采用圖形描述和AHDL描述相結合的描述方法。接口電路的主框架結構和能夠用標準元件表述的子模塊電路用圖形描述方法設計，部分功能子模塊用AHDL語言描述。這種設計方式的電路原理結構直觀、功能描述簡潔。VXI接口電路硬件描述子程序模塊由地址修改碼器件尋址、端口地址譯碼、中斷請求及控制、寄存器配置四部分組成。

在VXI器件中，寄存器配置步驟是必不可少的，VXI寄存器基器件主要配置寄存器有：識別/邏輯地址寄存器、器件類型寄存、狀態/控制寄存器。在接口電路的性質特性明確的前提下，寄存器基器件的配置是確定的，所以直接在可編程器件中實現，且更改也很方便。以下列出的是VXI寄存器基接口電路的主要邏輯表達式（用AHDL語言格式）：

VXIENA=AS#！IACK#！A14#！A15#！AM5#AM4#！AM3#AM1#！AM0；

MYVXIENA=VXIENA#（A6$Q0）#（A7$Q1）#(A8$Q2)#(A9$Q3)#(A10$Q4)#(A11$Q5)#(A12$Q6)#(A13$Q7);

ACKED=(TX1$A1)#(TX2$A2)#(TX3$A3)#IACK#!SYSRST#!IRQPEND#AS#IACKIN;

DTACKNODE=!(DS0&DS1#MYVXIENA&ACKED);

DRACK=DFF(DTAKNODE,SYSCLK,VCC,VCC);

IOENA=MYVXIENA#DS0&DS0&DS1#!LWORD;

IACKOUT=AS#IACKIN#!ACK;

需要注意的是，在使用中由于部分信號線與VXI背板總線連接時需要采用集電極開路方式接入，如DTACK*、SYSFAIL*、BRx*等，所以應增加一級集電極開路門電路后再與VXI背板總線連接。

篇5

Ⅰ、畢業設計（論文）題目

《TD-SCDMA物理層幀結構分析與測試》

Ⅱ、畢業設計（論文）選題意義及要求

《TD-SCDMA物理層幀結構分析與測試》課題背景是學院為3G網絡課程開發了一套軟件，由于3G網絡課程理論性很強，不容易理解，通過該軟件幫助學習者較快熟悉TD-SCDMA系統物理層處理過程。

Ⅲ、畢業設計（論文）工作內容和進度安排

首先搜集《TD-SCDMA物理層幀結構分析與測試》課題相關知識，在教師的幫助下，學習理解3G技術的基礎知識；其次學習TD-SCDMA系統仿真軟件的使用方法；最后在TD-SCDMA系統仿真軟件平臺下深入理解和分析TD-SCDMA系統物理層處理過程。

（1）2016-11-21至2016-11-28

搜集3G技術相關資料；了解自己的畢業設計任務，填寫畢業設計論文手冊相關內容。

（2）2016-11-28至2016-12-5

編寫畢業論文開題報告，經過指導教師輔導，修改后，填入畢業設計手冊。

（3）2016-12-5至2016-12-12

學習3G技術有關理論，了解3G技術發展情況，熟悉3G系統的網絡結構。

(4)

2016-12-12至2016-12-19

學習3G技術有關理論，熟悉3G系統的網絡結構，熟悉UTRAN結構和其接口。

（5）2016-12-19至2016-12-26

學習3G技術有關理論，熟悉UTRAN結構和其接口，掌握TD-SCDMA系統物理層。

(6)2017-2-20至2017-2-27

學習3G技術有關理論，學習TD-SCDMA系統仿真軟件的使用方法。編寫中期進度報告。

（7）2017-2-27至2017-3-6

學習3G技術有關理論，學習TD-SCDMA系統仿真軟件的使用方法，能用軟件針對自己的內容進行仿真。中期進度報告填入手冊。

（8）2017-3-6至2016-3-13

學習3G技術有關理論，學習TD-SCDMA系統仿真軟件的使用方法，能用軟件針對自己的內容進行仿真。

（9）2017-3-13至2017-3-20

學習3G技術有關理論，學習TD-SCDMA系統仿真軟件的使用方法，分析、測試研究TD-SCDMA系統物理層。撰寫論文初稿。

（10）2017-3-20至2017-3-27

學習3G技術有關理論，學習TD-SCDMA系統仿真軟件的使用方法，分析、測試研究TD-SCDMA系統物理層。撰寫論文初稿。

（11）2017-3-27至2017-4-3

交論文初稿，經過老師指導，修改論文。準備答辯

（12）2017-4-3至2017-4-10

論文答辯。

Ⅳ、主要參考資料

《TD-SCDMA基站運行與維護

》

黃一平主編

科學出版社

《TD-SCDMA無線網絡技術》

李立華等

人民郵電出版社

教學系：

學生姓名

畢業設計（論文）時間：自2016年11月21日至2017年4月10日

答辯時間：2017

年

4

月

22

日

篇6

關鍵詞　封裝協議　MSTP　MTU　GFP

中國散裂中子源實驗的簡圖如圖1所示，其原理是把中子束打在被測樣品（例如新藥品或機翼材料）上，探測被反射的中子位置就能計算出樣品的內部結構圖像，其特點如下： A/D采集通道多，每個通道的數據帶寬高，且需要把現場采集的數據傳到遠程服務器上。因此，要求數據傳輸模塊既要成本低、微型化、具備網絡功能，也要數據帶寬高。

單片機或ARM具有微型化、低成本的特點，但數據帶寬和靈活性不滿足本項目；工控計算機數據處理能力強，有網絡接口，但是體積過大，成本高；傳統高能物理實驗采用的VME系統也因體積大、數據帶寬有限而不適合用在中國散裂中子源實驗上。

FPGA有很高的性能，而且內部還集成PowerPC處理器、千兆網MAC等硬核資源，這使得在一塊FPGA上就能構建一個完整的片上系統，使整個系統體積可以做的很小。在FPG內PowerPC硬核上移植嵌入式linux操作系統，用軟件來實現網絡傳輸協議可以解決用FPGA硬件描述語言實現TCP/IP協議難度大的問題。FPGA的高性能、高可靠性和Linux的靈活性完美結合在一個片內，能較好地滿足本項目的需求。

1　系統的總體構成及層次

本系統可以分為5個層次，如圖2所示。

最低層為電路硬件層，每一層都是建立在其下一層之上。

2　系統電路的簡介

本文在硬件上采用了實驗室自行設計的電路板，用的是帶PowerPC的xilinx Virtex4 FPGA，電路如圖3所示。

3　SOPC的構建

SOPC（System on a Programmable Chip）即可編程片上系統，把整個系統放到一塊硅片上，是一種特殊的嵌入式系統，具有靈活的設計方式，可裁減、可擴充、可升級，并具備軟硬件在系統可編程的功能。

3.1　開發工具

Xilinx 公司提供了FPGA開發工具EDK（Embedded Development Kit），它帶有大量可配置可定制的IP核，可以大大提高設計的效率，使設計者把主要精力放在設計系統架構上，能很方便的對FPGA進行模塊化的重構和裁剪，提高設計的靈活性，減少了器件，符合SOPC的思想。

3.2　SOPC的總體構成

SOPC系統構建完成后的框圖如圖4所示，其中PowerPC405是已經固化在FPGA內部的硬核，工作頻率設為300MHz，配置時要選擇cache選項，否則運行嵌入式Linux會很慢。PowerPC405通過PLB（Process Local Bus）總線核和各個IP模塊互聯構建了一個完整的SOPC系統。

3.3　內存端口的設置

MPMC（Multi-Port Memory Controller）是DDR2內存控制器的IP核，它最多可以接八個數據端口，這樣的好處是多個設備都可以通過各自的端口共享內存，本論文使用了四個端口：port0和port1都通過plb總線連接在PowerPC上，分別用于傳輸指令和數據，port2端口采用的是NPI（Native Port Interface）接口，用于接收A/D模塊傳輸過來的用戶數據，port3采用SDMA（Soft Direct Memory Access）接口，通過locallink總線和千兆網IP核相連。在對MPMC配置時要根據內存的型號、大小等實際參數來設置。

3.4　用戶自定義數據接口IP核

開發工具雖然提供了一些常用的IP核，但是對于一些特定要求的邏輯，需要用戶自己開發。由于從A/D采集板傳送過來的數據速度很大，所以本論文在MPMC 的port2上采用NPI接口把A/D模塊傳過來的數據直接送入DDR2中。需要用硬件描述語言編寫基于NPI接口的邏輯，并且還要編寫基于PLB總線的IP核來實現對數據傳輸的控制，例如數據傳輸開始與停止、握手方式、數據包的大小等等。

3.5　千兆三態以太網硬核的配置

三態以太網TEMAC（Tri-Mode Ethernet Media Access Controller）是嵌在FPGA內部的硬核。本論文通過LocalLink總線使其連在內存控制器MPMC上，采用SDMA方式，使得數據直接從內存到網絡接口而不必經過PowerPC的搬運, 這樣在很大程度上減輕了CPU的負擔，提高了數據傳輸速度。

4　板級支持包的生成

4.1　板級支持包工具的選擇和設置

先在/網站上下載device-tree.git，它是板級支持包（BSP）生成工具。解壓后放在EDK安裝目錄下的\EDK\sw\lib\bsp，之后點擊SoftwareSoftware Platform Settings就可以發現并選擇它了，如圖5所示。

在device-tree下要把 bootargs的設置成console=ttyUL0，而不是默認的console =ttyS0，否則超級終端將沒有輸出。這是因為我們在調試時需要RS232串口作為超級終端，用的是XPS UART Lite核，但板級支持包默認的卻是UART16500核。

篇7

關鍵詞：USB協議，AT91SAM7SE

 

0 引言

USB接口現在幾乎成為每一個電子設備的必備接口。本文介紹如何在基于AT91SAM7SE的設備上實現USB協議，使之具有USB傳輸功能。AT91SAM7SE是ATMEL公司生產的基于ARM7內核的ARM處理器系列，包括AT91SAM7SE512、AT91SAM7SE256、AT91SAM7SE32三種型號，高性能32位RISC結構設計，分別具有512k字節、256k字節、32k字節的集成Flash存儲器。論文參考，USB協議。具有豐富的外設資源，包括IO口、SPI、PWM、ADC等。由于該處理器具有UDP(USB DevicePort)接口，因此可以使用該處理器方便的構建USB設備。本文將重點介紹如何在該處理器上實現USB協議。

1UDP控制器描述

AT91SAM7SE處理器UDP接口兼容USB2.0，支持8個端口，每個端口的大小及傳輸類型如表1所示：

表1 UDP端口描述

篇8

1:長春廣播電視大學畢業設計題目.

2:吉林省森工集團信息化發展前景與規劃.

3:吉林省林業設計院網絡中心網絡改造與發展規劃.

4:吉林省林業系統生態信息高速公路構建課題.

二、論文撰寫與設計研究的目的

跟隨1946年第一臺計算機在美國誕生,人類文明發展到一個嶄新的時代.尤其是20世紀后10年,以計算機網絡的飛速發展為契機,我們進入了信息時代.人們的生活和工作逐漸以信息為中心,信息時代更離不開網絡,任何一個規模企業尤其開始依賴網絡,沒有網絡企業就面臨著落后.

吉林省的林業分布十分廣泛,以長白山系為主要脈絡的山地廣泛分布各種森林資源,而作為林業及林業環境的發展,林業生態信息則是一個更為龐大的系統,快捷,準確,合理,系統的采集,處理,分析,存儲這些信息是擺在我們面前的十分現實的問題.在信息交流的這個世界中,信息好比貨物,我們需要將這些貨物(信息)進行合理的處理,其中以硬件為主的計算機網絡系統是這些貨物(信息)交流的"公路"和"處理廠",我做這個題目,就是要為它畫出一條"公路"和若干"處理方法"的藍圖.

由于森工集團這樣的特定企業,其一,它是一個統一管理的企業,具有集團化的特點,網絡的構建具有統一性.其二,它又在地理上是一個分散的企業,網絡點也具有分散性.然而,分散中還具有集中的特點,它的網絡系統的設計就應該是板塊化的.從信息的角度來講,信息的種類多,各種信息的采集傳輸處理角度也不盡相同,我們在設計的過程中不僅要考慮硬件的地域布局,也要考慮軟件平臺的配合.

沒有最好,只有更好;更新觀念,大步向前.我相信,在導師的精心指導下,經過我的努力,我將為它們創造出一條平坦,寬闊的"高速公路".

1,論文(設計)研究的對象:

擬訂以吉林省林業系統為地理模型,以林業網絡綜合服務為基本需求,以網絡拓撲結構為設計方向,以軟件整合為應用方法,開發設計一套完整的基于集散集團企業的企業網絡系統.

2,論文(設計)研究預期達到目標:

通過設計,論文的撰寫,預期達到網絡設計全面化,軟件整合合理化,網絡性能最優化,資金應用最低化,工程周期最短化的目標.

3,論文(設計)研究的內容:

一),主要問題:

設計解決網絡地域規范與現有網絡資源的利用和開發.

設計解決集中單位的網絡統一部署.

設計解決多類型網絡的接口部署.

設計解決分散網絡用戶的接入問題.

設計解決遠程瘦用戶網絡分散點的性能價格合理化問題.

設計解決具有針對性的輸入設備的自動化信息采集問題.

合理部署網絡服務中心的網絡平衡.

優化網絡服務系統,營造合理的網絡平臺.

網絡安全問題.

10,基本應用軟件整合問題.

二),論文(設計)包含的部分:

1,地理模型與網絡模型的整合.

2,企業內部集中部門網絡設計.

3,企業內部分散單元網絡設計——總體分散.

4,企業內部分散單元網絡設計——遠程結點.

5,企業內部分散單元網絡設計——移動結點.

6,企業網絡窗口(企業外信息交流)設計.

7,企業網絡中心,服務平臺的設計.

8,企業網絡基本應用軟件結構設計.

9,企業網絡特定終端接點設計.

10,企業網絡整合設計.

5,論文(設計)的實驗方法及理由:

由于設計的過程并不是工程的施工過程,在設計過程中詳盡的去現場建設肯定有很大的難度,也不是十分可行的,那么我們在設計的階段就應該進行仿真試驗和科學計算.第一步,通過小型網絡測試軟件平臺,第二步,構建多個小型網絡搭建全局網絡模擬環境,第三步,構建干擾源利用小型網絡集總仿真測試.

6,論文(設計)實施安排表:

1.論文(設計)階段第一周次:相關理論的學習研究,閱讀參考文獻資料,制訂課題研究的實施方案,準備試驗用網絡硬件和軟件形成試驗程序表及試驗細則.

2.論文(設計)階段第二周次:開始第一輪實驗,進行小型網絡構建試驗,模擬網絡服務中心,模擬區域板塊,模擬遠程及移動網絡.

3.論文(設計)階段第三周次:進行接口模擬試驗,測試軟件應用平臺,完善課題研究方案.

4.論文(設計)階段第四周次:完成第一輪實驗,提交中期成果(實驗報告1).

5.論文(設計)階段第五周次:進行第二輪實驗,模擬環境(干擾仿真)實驗,提交實驗報告2.

6.論文(設計)階段第六周次:完成結題報告,形成論文.

三,論文(設計)實施工具及參考資料

小型網絡環境,模擬干擾環境,軟件平臺.

吳企淵《計算機網絡》.

鄭紀蛟《計算機網絡》.

陳濟彪丹青等《計算機局域網與企業網》.

christianhuitema《因特網路由技術》.

[美]othmarkyas《網絡安全技術——風險分析,策略與防火墻》.

其他相關設備,軟件的說明書.

1、論文(設計)的創新點:

努力實現網絡資源的全面應用,擺脫將單純的網絡硬件設計為企業網絡設計的模式,大膽實踐將軟件部署與硬件設計階段相整合的網絡設計方法.

題目可行性說明及預期成果:

2、可行性說明:

由于題目結合了"吉林省森工集團信息化發展前景與規劃""吉林省林業設計院網絡中心網絡改造與發展規劃""吉林省林業系統生態信息高速公路構建課題",使得題目緊密結合生產實際,于是進行《企業網絡設計——基于集散企業的綜合網絡設計》具有現實意義.超級秘書網：

篇9

關鍵詞關鍵詞：VC++；數據處理；Excel工作簿；SCI期刊

DOIDOI：10.11907/rjdk.162170

中圖分類號：TP319文獻標識碼：A文章編號文章編號：16727800（2017）001013502

引言

美國科學情報研究所出版的《科學引文索引》（Science Citation Index，簡稱SCI）是世界核心期刊文獻檢索的主要工具，其收錄了全世界最重要和最具影響力的研究成果。具有高影響因子的SCI論文對于科研具有極高的參考價值。SCI數據庫內容繁多，快速、準確地篩選所需要的SCI期刊相關信息，對于科研人員具有重要意義。Excel是Office家族中功能強大的辦公軟件，使用廣泛。SCI數據可以通過Excel直接導出，大多數科研人員采用Excel手動篩選，以獲得所需的內容。人工處理SCI數據庫工作量大、易發生誤刪，影響最終結果的準確性。用VC++編程對Excel工作簿進行數據處理可以較好地解決這一問題。

VC++是Microsoft開發環境Visual Studio Professional 的一部分[1]，VC++是常用的可視化界面開發工具，具有界面設計靈活多樣、代碼執行效率高、數據處理速度快等優點。利用VC++操作Excel，將兩者結合起來使用，對于快速處理數據具有重要意義[2]。

使用本文程序在Window10系統中利用VC++2013對Excel 2013的處理、編譯，達到了預期效果。

1Excel接口與對象模型

COM（Component Object Model）是一種面向對象的編程模式，它定義了對象在單個應用程序內部或多個應用程序之間的行為方式。VC++編譯的外部程序通過接口與Excel對象模型進行交互，從而實現對Excel的操作，相比早期2003版本，該程序接口和對象模型發生了一定變化，程序中用到的對象主要有Application、Workbook、Worksheet等[3]。

首先插入一個類：按2013版的Excel安裝位置對應地選擇為Excel.exe。選中常用的類對象：Application、Workbook、Workbooks、Worksheet、Worksheets、Range、Font，注釋類的頭文件#import。

3軟件介紹

3.1軟件設計原理

首先根據相關領域業關鍵詞進行初步篩選，篩選出含有此關鍵詞的所有SCI論文；然后在此基礎上，利用程序收集的關鍵詞庫作進一步篩選，刪除含有這個詞匯同時含有其它專業核心詞匯的一行數據；最后較為準確地篩選出所需要的論文數據。程序流程如圖1所示。

自定義篩選原理：通過學科關鍵字刪除不含有該學科的無關數據，通過自定義篩選之后還有一部分含有學科關鍵字詞根，同時明顯屬于其它學科的數據、例如“disease”中含有“sea”關鍵字，但明顯與航海交通無關，需要通過關鍵詞庫進一步刪除。

關鍵詞庫中含有10個學科的主要專業詞匯。部分關鍵詞如下[78]：

圖1程序流程 交控類：traffic；ocean；isa；ship；navig；Transport；model；automat

醫學類：Medic；diabet；psycho；toxicolog；dermatolog；cardiolog；nurs

生物類：Bio；parasitolog；nutrit；entomolog；metabolism；Anthropo

人文類：Cultur；publi；manage；

market；famil；child；Sociolog

環境類：Water；geographclimat；environ；ecolog；earth；geolog

物理類：material；nano；molecular；physic；nuclear

化學類：Combustion；carbon；oil；chem； tobacco；plastic；algebra；steel；

經濟類：Business；econom；financ；invest

農林類：Forest；fish；agr；struct；sphere；geomet

篇10

關鍵詞：收費器，單片機，雙音多頻，AT89S51

 

引言

本文具體介紹了怎樣利用AT89S51單片機設計和實現一款低成本的可配置性的單路電話計費器。該計費系統可識別市內或長途電話號碼，根據號碼進行計費；并能顯示通話時間和費用；可自動實現全價和折價的轉換；計費準確，可方便地查詢話單信息；并具有可配置性，可通過按鍵重新設置費率等參數。成本低，功耗小。完成其可配置性保證了該計費器可適應電信局費率的調整而重新設置計費參數。

1 系統工作原理及功能

1.1系統工作原理

系統中利用CPU控制MT8880以實現DTMF信號的接收與發送，MT8880能接收全部16個DTMF信號，并對8279的顯示接口及有關管腳功能進行分析,然后在此基礎上設計一種驅動16位七段十進制數碼管數據顯示及鍵盤輸入陣列計算機應用系統，利用8279可實現對鍵盤/顯示的自動掃描，以減輕CPU負擔，簡化硬件電路。系統總體框圖見圖1.1。碩士論文，單片機。

圖1.1 系統總體框圖

1.2 系統實現的功能

(1) 顯示功能

該系統采用16位LED顯示器，可實時顯示計費系統工作時的各種信息。在撥號時可顯示被叫號碼，通話時顯示通話時長，話費合計，掛機后可通過按鍵顯示通話記錄和累計話費等。

(2) 通話計費

在接通電話后，根據所撥電話號碼，由計費器自動識別通話類型（市話、長途），接通以后，計費系統立即開始計費，并實時顯示通話時間及話費金額。掛機后，顯示器上顯示此次通話的時間及費用。

(3) 話單查詢

在掛機后，通過鍵盤可直接查詢通話記錄及費用，通過按鍵盤上的“查詢”鍵、“上翻”鍵、“下翻”鍵，可查詢最近的5條通話記錄。掛機狀態，按“查詢”鍵，計費器顯示最后一個話單序號及電話號碼；延時后顯示通話時長及費用。“上翻”鍵功能是顯示上一條話單信息；“下翻”鍵功能是顯示下一話單信息。

(4) 話費累計

話機處于掛機狀態時，按“累計”鍵，屏幕顯示已撥打電話的費用總計。

(5) 設置參數

在設置狀態下按“下翻”鍵，設置費率；若按“0”號鍵，清除話費累計。

2 電路模塊的設計

2.1 AT89S51及其外圍電路

AT89S51的P1口作為DTMF信號輸入口。MT8880的D0－D3分別接AT89S51的P1.0－P1.3，CP、RSO、R/W¯、CS¯、分別接AT89S51的P1.3－P1.7，IRQL接INT0，工作原理: MT8880每接收一個外部信號IRQL由高變低一次，IRQL接AT89S51的中斷0(P3.2)，單片機在中斷期間將數據D0－D3從MT8880讀入內部數據存儲器,中斷服務完成后，IRQL由低變高,開始接收下一個信號(設計時應注意中斷服務時間小于拔號內部數字時間間隔)。當對外命令時,AT89S51將內部數據D0－D3傳送到P1口，然后再從P1口傳送到MT8880的D0－D3,數據MT8880中經雙音頻調制后從TONE腳輸出DTMF信號。讀寫信號R/W¯由P1.6提供,寄存器選擇信號由P1.5提供。OSC1、OSC2接3.58Hz晶振,EST和ST/GT端外接RC積分電路,使解碼數據產生一個延時,讓CPU可正確讀取數據。碩士論文，單片機。

當手動按下S1，就把RESET引腳拉高，只要該高電平能持續兩個以上的機器周期就能使系統復位。系統正常工作時RESET保持在低電平。

時鐘電路為CPU提供精確的工作頻率，電容C6、C7對振蕩頻率有穩定作用，其容量的選擇通常為30PF左右，振蕩頻率的選擇一般為1.2MHz－12MHz，本系統采用了12MHz的石英晶體振蕩器。

2.2 DTMF信號收發電路

目前，電話通信基本上使用雙音多頻(DTMF)發號，而MT8880是一種完整的DTMF發送與接收器，容易與單片機接口，且可編程控制，故選用MT8880，初始化時，將其設置為DTMF模式，可接收撥號。用戶線上的各種信號音(包括撥號音、回鈴音、忙音等)都是450Hz的FSK信號。鈴流信號：25Hz±3Hz，輸出電壓90V±15V，電流為300mA。

(1) 接收接口電路設計

當MT8880作為DTMF接收器的時候,DTMF信號經由IN+和IN-輸入,經過運算放大并且濾除信號中的撥號音頻率,然后發送到雙音濾波器,分離出低頻組和高頻組信號。通過數字計數的方式檢出DTMF信號的頻率,并且通過譯碼器譯成四位二進制碼。四位二進制編碼被鎖存在接收數據寄存器中,此時狀態寄存器中的延時控制識別位復位,狀態寄存器中的接收數據寄存器滿標識位置位,對外來說,當寄存器中的延時控制識別位復位時IRQL由高電平變為低電平。如果用IRQL作為單片機的中斷信號, IRQL由高電平變為低電平,向CPU發出中斷申請,當CPU響應中斷,讀出寄存器中的數據后，IRQL返回高電平。

MT8880的Q1－Q4與單片機的P1.0－P1.3相連，P1.4－P1.7分別與CP，RSO，R/W¯，CS¯相連， DTMF－IN、DTMF－OUT為雙音多頻信號的輸入和輸出端子；輸入端和輸出端分別加了濾波電路。

(2) 發送接口電路設計

當MT8880作為DTMF發送器時,數據總線D0－D3上四位二進制碼被鎖存在發送數據寄存器中,發送的DTMF信號頻率由3.58MHz的晶振分頻產生。分頻器首先從基準頻率分離出8個不同頻率的正弦波,行列計數器根據發送數據寄存器中的數據,以八取二方式分離出一個高頻信號和一個低頻信號,經開關電容作D/A轉換,在加法器中合成DTMF信號,并從TONE端輸出。OSC1、OSC2接3.58Hz晶振,EST和ST/GT端外接RC積分電路,使解碼數據產生一個延時,讓CPU可正確讀取數據。

2.3 模擬摘機電路

根據國家有關標準規定：不論任何電話機，摘機狀態的直流電阻應≤300Ω，有“R”鍵的電子電話機的摘機狀態直流電阻應≤350Ω。在掛機狀態下，其漏電流≤5μA。因為程控電話交換機對電話摘機的響應是電話線回路電流突然變大為約30mA的電流，交換機檢測到回路電流變大就認為電話機已經摘機。

當單片機檢測到有效信號時，從CPU送出的摘機信號驅動光耦導通使負載接入，進入摘機狀態，使電話線上的電流變為30mA左右，交換機檢測到該電流后將線路電壓變為十幾伏的直流，完成摘機。碩士論文，單片機。

2.4 顯示/鍵盤驅動電路

AT89S51單片機應用系統的鍵盤顯示驅動電路8279的A、B口顯示數據輸出線分別與2個7447譯碼/驅動器的輸入端相連。碩士論文，單片機。碩士論文，單片機。SL0－SL3掃描輸出線接在3－8線譯碼74LS138的輸入端，輸出經8位驅動電路后，每位同時驅動2位七段數碼管。因此該電路可同時驅動16路七段十進制數碼管。74LS47的消隱輸入BI¯端與8279的BD端連，當8279的顯示數據切換時，D端輸出低電平,使74LS47的輸出均為低電平，將顯示熄滅。由于74LS47的輸出驅動電流可達20mA，能直驅動七段數碼管。來自RL0-RL7的8根回復線的回復信號,由回復緩沖器并鎖存。在鍵盤工作方式中，回復線作為行列式鍵盤的行列輸入線。在逐行列掃描時,回復線用來搜索每一行列中閉合的鍵。當某一鍵閉合時，去抖電路被置位，延時等待10ms后，再檢驗該鍵是否繼續閉合，并將該鍵的地址、控制狀態一起形成鍵盤數據被送入8279內部FIFO(先進先出)存儲器，即是8279的IRQ端。8279由單片機AT89S51控制，片選線為P2.7,命令/數據選擇線A0與單片機地址總線P0聯接，這時8279的端口地址為；數據口：7FFEH，命令/狀態口：7FFFH。碩士論文，單片機。CLK直接與單片機ALE聯接，即以AT89S51的ALE引腳輸出作為8279芯片的時鐘源，AT89S51內部晶振頻率fosc=12MHZ,則fALE=2MHZ,可由8279的時鐘分頻命令進行20分頻，從而使8279工作在100KHZ的最佳頻率。

3 總 結

該計費器的特點是低成本，可配置性好，可適應各種不同的費率要求，該計費系統自動識別所撥號碼，實現自動計費。但它也存在很多不足之處，我們可以在以下方面進行完善：增加打印機接口，用來打印收費單據等；增加語音錄放接口，進行語音提示；還可增加實時時鐘/日歷芯片接口，可以方便的看到時間。

參考文獻

[1]朱善君，孫新亞，吉吟東.單片機接口技術與應用[M].北京：清華大學出版社，2005.46～48

[2]房小翠,王金鳳.單片機實用系統設計技術[M].北京：國防工業出版社，2005.23～24

[3]及力.Protel99SE原理圖與PCB設計教程［M］.北京:電子工業出版社，2004.22～50